Почему не существует материнок с pci-e 5.0 между чипсетом и ЦП. максимум что видел это pci-e 4.0 x4

1.      Архитектурные ограничения процессоров и чипсетов
Интерфейс между ЦП и чипсетом — это отдельная шина, называемая DMI (Direct Media Interface) у Intel, которая основана на PCIe, но не всегда полностью совпадает по стандарту с обычным PCIe слотом. В современных Intel платформах это обычно PCIe 3.0 или 4.0 x4. Пока производители ЦП и чипсетов не реализовали поддержку PCIe 5.0 для DMI, он останется на более старом стандарте.

2.      Сложность и стоимость внедрения
PCIe 5.0 требует более высокой частоты передачи данных (32 GT/s против 16 GT/s у PCIe 4.0), что усложняет трассировку сигнала, требует улучшенного дизайна печатных плат, усиленного электропитания и охлаждения. Для интерфейса между ЦП и чипсетом, который не всегда является узким местом в производительности, такая сложность пока не оправдана.

3.      Приоритеты производителей
Основной трафик с высокой пропускной способностью идет напрямую из ЦП в видеокарты и NVMe-накопители через слоты PCIe и M.2, которые уже сейчас получают PCIe 5.0. А интерфейс с чипсетом в основном обслуживает менее требовательные периферийные устройства (USB, SATA, сетевые контроллеры). Производители пока сосредоточены на ускорении этих основных каналов.

4.      Переходные технологии
На данный момент PCIe 4.0 x4 для связи с чипсетом — компромисс между производительностью и затратами. Со временем, вероятно, увидим PCIe 5.0 и здесь, но это будет зависеть от дальнейшего развития архитектуры процессоров и чипсетов.